Informație

Boundary Scan, JTAG, IEEE 1149 Tutorial

Boundary Scan, JTAG, IEEE 1149 Tutorial


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

De la introducerea sa la începutul anilor 1990, scanarea la graniță, cunoscută și sub denumirea de JTAG sau IEEE 1149, a devenit un instrument esențial utilizat pentru testarea plăcilor în dezvoltare, producție și pe teren. JTAG, scanarea la graniță este o tehnică de testare care permite obținerea informațiilor despre starea unei plăci atunci când nu este posibil să obțineți acces la toate nodurile care ar fi necesare dacă ar fi utilizate alte mijloace de testare.

Având în vedere modul în care densitatea plăcilor a crescut în ultimii ani, este în mod normal foarte dificil să poți testa sondele electronice și să obții informațiile necesare pentru a testa aceste plăci. Ca JTAG, scanarea la graniță permite testarea unei mari plăci cu acces minim, acum este utilizată pe scară largă pentru testarea circuitelor electronice în toate etapele vieții lor. Având în vedere faptul că alte forme de testare necesită acces fie în ceea ce privește dispozitivele de fixare a unghiilor, în timp ce altele trebuie să cerceteze o varietate de locuri pe tablă, scanarea la limită oferă o soluție unică pentru multe cerințe de testare.

Deși tehnica JTAG, de scanare a limitelor vizează testarea circuitelor, flexibilitatea sa îi permite să fie utilizată pentru o mare varietate de aplicații, inclusiv aplicații de testare:

  • Test la nivel de sistem
  • Acces BIST
  • Testarea memoriei
  • Programare flash
  • Programare FPGA / CPLD
  • Emulare CPU

În timp ce testarea rămâne aplicația majoră pentru scanarea la graniță, se poate vedea că este utilă și în alte aplicații. Având în vedere flexibilitatea sa, tehnica este utilizată pe scară largă și este un instrument puternic atât în ​​aplicații de dezvoltare, cât și în producție.

Istoricul scanării limitelor

Întrucât problema lipsei accesului de testare la plăci a început să devină o problemă, în 1985 a fost înființat un grup cunoscut sub numele de Joint Test Action Group (JTAG). pentru a permite efectuarea testelor acolo unde nicio altă tehnologie nu ar putea avea acces.

Introducerea tehnologiei de montare pe suprafață și continuarea miniaturizării au însemnat că oamenii se temeau că accesul la plăci pentru testare va fi sever limitat. Pentru a depăși acest lucru, ar fi necesare noi strategii.

Scopul inițial pentru scanarea la graniță a fost de a completa tehnicile existente, inclusiv testul în circuit, testul funcțional încorporat și alte tehnici și de a oferi un standard care să permită testarea circuitelor de semnal digital, analog și mixt.

Standardul pentru scanarea la graniță care a fost conceput a fost adoptat de Institut sau de inginerii electrici și electronici, IEEE din SUA ca IEEE 1149. Primul număr al standardului, IEEE 1149, a fost în 1990. Scopul declarat al IEEE 1149 a fost acela de testați interconectările dintre circuitele integrate montate pe plăci, module, hibrizi și alte substraturi. Deoarece majoritatea problemelor care apar cu circuitele electronice apar cu interconectările, strategia de testare IEEE 1149 ar dezvălui majoritatea problemelor.

În 1993, a fost emisă o versiune revizuită a scanării la graniță, standardul IEEE 1149, care conținea multe clarificări, îmbunătățiri și corecții. Apoi, în 1994, a avut loc o nouă ediție a standardului IEEE 1149. Aceasta a introdus limbajul de descriere a scanării limită, BSDL. Acest lucru a permis testelor de scanare a limitelor să fie scrise într-un limbaj comun, îmbunătățind astfel modul în care testele pot fi scrise și codul reutilizat, economisind astfel timpul de dezvoltare.

Diferența dintre scanarea la graniță, JTAG și IEEE 1149.1

Termenii scanare la limită, JTAG și IEEE 1149.1 au ajuns să însemne lucruri ușor diferite. Odată cu dezvoltarea tehnologiei, termenii au căpătat semnificații ușor diferite.
  • Scanare limită: Aceasta se referă la tehnologia de testare în care celulele suplimentare sunt plasate în cablurile de la siliciu la pinii externi, astfel încât funcționalitatea cipului și a plăcii să poată fi verificată.
  • JTAG: Termenul JTAG se referă la interfața sau portul de acces de testare utilizat pentru comunicare. Include conexiunile TCK, TDI, TDO, TMS etc. Pentru unele aplicații, această interfață poate fi utilizată pentru interogarea sau comunicarea cu instrumentele interne din miezul cipului.
  • IEEE 1149.1: Aceasta este logica de testare care definește standardul IEEE care poate fi inclusă într-un circuit integrat pentru a oferi abordări standardizate pentru testarea interconectărilor la placa de circuit, circuitul integrat în sine, sau modificarea formularului sau observarea activității circuitului în timpul funcționării normale a circuitului.

Elementele de bază ale scanării limită

JTAG, tehnica de testare a scanării la graniță utilizează o celulă de blocare a registrului de schimbare încorporată în fiecare conexiune externă a fiecărui dispozitiv compatibil cu scanarea la graniță. O celulă de scanare la graniță este inclusă în linia circuitului integrat adiacent fiecărui pin I / O și, atunci când este utilizată în modul registru de schimbare, poate transfera date de-a lungul celulei următoare din dispozitiv. Există puncte de intrare și ieșire definite pentru ca datele să intre și să iasă din dispozitiv și, prin urmare, este posibil să lanțăm mai multe dispozitive împreună.

În condiții normale de funcționare, celula este setată astfel încât să nu aibă efect și să devină invizibilă. Cu toate acestea, atunci când dispozitivul este setat în modul de testare, acesta permite transmiterea unui flux de date seriale (vector de testare) de la o celulă de blocare a registrului de schimbare la următoarea. Celulele de scanare a limitelor dintr-un dispozitiv pot capta date de pe linia circuitului integrat sau pot forța date pe ele. În acest fel, un sistem de testare care poate introduce un flux de date în lanțul registrului de schimbare poate seta stări pe placă și, de asemenea, poate monitoriza datele. Prin configurarea unui flux de date seriale, blocarea acestuia în poziție și apoi monitorizarea fluxului de date care revine, este posibil să obțineți acces la circuitele de pe placă și să verificați dacă un flux de date care revine este ceea ce este de așteptat. Dacă este, testul poate trece, dar dacă nu, sistemul de scanare a graniței a detectat și problema care poate fi investigată în continuare.

Interfață JTAG

Există o serie de linii de control și date JTAG care formează portul de acces de testare, TAP. Aceste linii cunoscute sub numele de TCK, TMS și linia opțională TRST sunt conectate în paralel cu cipurile din lanțul de scanare la graniță. Conexiunile desemnate TDI (intrare) și TDO (ieșire) sunt conectate în lanț pentru a oferi o cale în jurul cipurilor de scanare a limitelor pentru date. Datele sunt trimise în TDI-ul primului cip, iar apoi TDO de la primul cip este conectat la TDI-ul următorului și așa mai departe. În cele din urmă, datele sunt preluate din TDO-ul ultimului CI din lanțul de margarete.

  • ATINGEȚI Test Access Port - Pinii asociați controlerului de acces test.
  • TCK Test Clock - acest pin este semnalul de ceas utilizat pentru a asigura sincronizarea sistemului de scanare la graniță. TDI deplasează valorile în registrul corespunzător de pe marginea ascendentă a TCK. Conținutul registrului selectat se deplasează pe TDO pe marginea descendentă a TCK.
  • TDI Introducere date de testare - Instrucțiunile de testare se deplasează în dispozitiv prin acest pin.
  • TDO Ieșire date de testare - Acest pin furnizează date din registrele de scanare a limitelor, adică datele de testare se deplasează pe acest pin.
  • TMS Selectarea modului de testare - Această intrare, care se uită și la marginea ascendentă a TCK, determină starea controlerului TAP.
  • TRST Test Reset - Acesta este un pin opțional de resetare activă a testului scăzut. Permite inițializarea controlerului TAP asincron fără a afecta alte dispozitive sau logica sistemului.

Citiți mai multe despre Interfață JTAG / TAP

Aplicații pentru scanarea la graniță

JTAG, scanarea la graniță este un instrument de testare ideal pentru utilizare în multe aplicații. Cele mai evidente aplicații pentru scanarea la graniță se află în mediul de producție. Aici plăcile pot fi testate și problemele care altfel ar putea fi nedetectate din cauza lipsei accesului la test pot fi testate în mod adecvat. De fapt, tehnologia de scanare a limitelor este combinată cu alte tehnologii pentru a oferi ceea ce se numește tester combinațional.

Pe lângă utilizarea în testul de producție, scanarea la limită, JTAG, IEEE 1149, poate fi utilizată și într-o varietate de alte scenarii de testare, inclusiv dezvoltarea și depanarea produselor, precum și serviciile de teren. Aceasta înseamnă că codul de scanare a limitelor poate fi reutilizat pentru zonele de testare și, prin urmare, costul poate fi împărțit în aceste aplicații. Acest lucru nu numai că indică faptul că scanarea la graniță este un instrument puternic, dar o face și atractivă din punct de vedere financiar.

Generarea programului

Unul dintre principalele costuri pentru orice dezvoltare în zilele noastre este costul software-ului, iar acest lucru este valabil mai ales pentru scanarea la limită, unde există puțină componentă hardware. Aceasta înseamnă că orice economii care pot fi făcute în timpul necesar dezvoltării software-ului pot reduce semnificativ costurile. În consecință, un Generator de programe de testare (TPG) este o parte integrantă a unui sistem de scanare a limitelor.

De obicei, generatorul de programe de testare necesită lista netă a fișierelor Unit Under Test (UUT) și a fișierelor Limbaj de descriere a scanării limită (BSDL) ale componentelor de scanare a limitelor conținute în circuit. Cu aceste informații este posibil ca generatorul de programe de testare să creeze tiparele de testare utilizate pentru testare. Acestea permit sistemului să detecteze și să izoleze orice defecte pentru toate rețelele testabile de scanare la graniță din circuit. De asemenea, este posibil ca generatorul de programe de testare să creeze vectori de testare care să permită sistemului să detecteze defecțiunile componentelor nodurilor sau pinilor componente de scanare fără limite care sunt înconjurate de dispozitive de scanare la frontieră

JTAG, scanare la graniță, IEEE 1149 este o tehnică de testare care este acum bine stabilită. Deși necesită generarea de programe de testare înainte de a putea fi utilizate, oferă totuși o metodă foarte rentabilă de a obține acces pentru vectorii de testare pe o placă electronică. Având în vedere faptul că proprietățile imobiliare ale plăcilor de circuite sunt la un preț, costul adăugării sondei sau a punctelor de acces pentru alte tipuri de tehnologii de testare electronică ar fi prohibitiv, dacă într-adevăr ar fi posibil. În consecință, scanarea la graniță oferă o soluție la multe probleme de testare la un cost care poate fi amortizat pe mai multe arene de testare de la dezvoltare până la testul de producție până la testul pe teren. În toate aceste medii, scanarea la graniță oferă o soluție eficientă, atât în ​​ceea ce privește performanța, cât și costul.


Priveste filmarea: JTAGBoundary Scan: Basics (Iunie 2022).


Comentarii:

  1. Nyle

    În opinia mea, comite o eroare. Îi sugerez să discute.

  2. Hu

    De minune, această recenzie distractivă

  3. Goltibar

    Da, cu tine sunt cu siguranță mulțumit



Scrie un mesaj